IP 카탈로그
IP 코어 카탈로그
NAND/SSD 컨트롤러·통신·보안 시스템을 위한 파라메트릭 오류정정 및 암호 IP. 아래는 헤드라인 스펙이며, 상세 데이터시트는 요청 시 제공합니다.
오류정정 IP
베스트셀러
오류정정 64-bit BCH ECC IP 코어
정정강도와 섹터 크기를 고르면 drop-in Verilog RTL이 나옵니다. 베이스라인 64-bit BCH ECC, 최대 t=156까지 구성.
t8t16t32t48t64t96t120t128
제품 보기 → 추천
오류정정 QC-LDPC ECC IP 코어 (PAX_LDPC)
inner LDPC + outer BCH + CRC32로 UBER < 1e-15 목표. 단일 rate-compatible 아키텍처가 파라미터만으로 TLC·QLC를 모두 커버.
QC-LDPC · Z=256 · rate 0.897 / 0.844 / 0.802 · 2-tier decoder
제품 보기 → 신규연구
오류정정 qLDPC 디코더 IP 코어
고전 LDPC 디코딩 역량을 양자 오류정정으로 — qLDPC 코드용 실시간 신드롬 디코더. 얼리액세스·연구 협력.
qLDPC · BP / BP+OSD · real-time syndrome decode
자세히 → 보안·암호 IP
출시 예정
보안·암호 AES-256 암호화 IP 코어
저장 데이터(XTS)·전송 데이터(GCM)를 위한 표준 준수 AES-256. 로드맵 — 얼리액세스 문의.
AES-256 · XTS / GCM / CBC / CTR · FIPS-197
자세히 → 추천
보안·암호 PBKDF2-HMAC 키 유도 IP 코어
RFC 8018 PBKDF2-HMAC를 하드웨어로. midstate 캐시 SHA-256 코어, AXI4-Lite, 튜너블 work-factor — AES-XTS와 결합해 풀 보안 스토리지 데이터패스 구성.
PBKDF2 · HMAC-SHA-256/512 · AXI4-Lite · RFC 8018
제품 보기 → 파라메트릭 비교
IP 코어 카탈로그
| IP 코어 | 표준 / 용도 | 핵심 구성 | 타겟 | 상태 | |
|---|---|---|---|---|---|
| BCH-t8 | NAND/SSD ECC · shortened BCH 코덱 | t=8 · 14 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t16 | NAND/SSD ECC · shortened BCH 코덱 | t=16 · 28 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t32 | NAND/SSD ECC · shortened BCH 코덱 | t=32 · 56 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t48 | NAND/SSD ECC · shortened BCH 코덱 | t=48 · 84 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t64 기준 | NAND/SSD ECC · shortened BCH 코덱 | t=64 · 112 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t96 | NAND/SSD ECC · shortened BCH 코덱 | t=96 · 168 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t120 | NAND/SSD ECC · shortened BCH 코덱 | t=120 · 210 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| BCH-t128 | NAND/SSD ECC · shortened BCH 코덱 | t=128 · 224 B parity · 1 KB | FPGA / ASIC | RTL 완성 | 견적 요청 |
| QC-LDPC ECC IP 코어 (PAX_LDPC) 추천 | 3D NAND TLC/QLC SSD ECC · concatenated QC-LDPC | rate 0.897 (TLC) / 0.844 / 0.802 (QLC), Z=256 | FPGA (verified) / ASIC | FPGA 검증 | 견적 요청 |
| AES-256 암호화 IP 코어 출시 예정 | FIPS-197 · SP 800-38A/D/E · IEEE 1619 | 256-bit 키, XTS / GCM / CBC / CTR 모드 | FPGA / ASIC | 로드맵 | 견적 요청 |
| PBKDF2-HMAC 키 유도 IP 코어 추천 | RFC 8018 / RFC 2104 · FIPS 180-4 · NIST SP 800-132 | PBKDF2-HMAC-SHA-256/512, 반복 횟수 튜너블, AXI4-Lite | FPGA / ASIC | RTL 완성 | 견적 요청 |
| qLDPC 디코더 IP 코어 신규연구 | 양자 오류정정 · qLDPC 신드롬 디코딩 | BP / BP+OSD, bivariate-bicycle 코드 | FPGA / research | 로드맵 | 견적 요청 |
풀 데이터시트·통합 가이드·평가 파일은 NDA 하에 제공됩니다. 아래에서 요청해 주시면 영업일 1일 내 회신드립니다.